

O PE JCIES TRACES TO SAVENT & TRACES TO

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 <u>2002</u> 年 <u>08</u> 月 <u>01</u> 日

Application Date

申 請 案 號: 091117385

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

局

長

Director General







發文日期: 西元 2002 年 9 月 16 E

Issue Date

發文字號: 09111017832

Serial No.

<u> </u>	
申請日期:	
· 本足 ひ.」 。	

(以上各欄由本局填註)

		發明專利說明書
	中文	根據初始狀態閘除多餘之時脈觸發以減少功率消耗之狀態機、計數器及相關方法
發明名稱	英文	State Machine, Counter And Related Method For Gating Redundant Triggering Clocks According To Initial State
二、 發明人	姓 名(中文)	1. 陳永暉 2. 洪珊婷
	姓 名(英文)	1. Chen, Yung-Huei 2. Hong, Shan-Ting
	國 籍	1. 中華民國 2. 中華民國
1	住、居所	1. 台北縣新店市中正路五三三號八樓 2. 台北縣新店市中正路五三三號八樓
	姓 名 (名稱) (中文)	1. 威盛電子股份有限公司
	姓 名 (名稱) (英文)	1. VIA TECHNOLOGIES, INC.
	國籍	1. 中華民國
三、申請人	住、居所	
	代表人 姓 名 (中文)	1. 王雪紅
	代表人姓 名(英文)	1. Wang, Hsueh-Hung



四、中文發明摘要 (發明之名稱:根據初始狀態開除多餘之時脈觸發以減少功率消耗之狀態機、計數器及相關方法)

本發明提供一種狀態機(state machine)、計數器及相關裝置與方法。本發明中之狀態機設有複數個狀態單元及人狀態開除(gating)電路,各狀態單元用來接收一時脈及一觸發以產生對應的遞變狀態輸出,該時脈間除電路與用來根據一初始狀態選擇性地將一觸發時脈不提供至該複數的某些狀態單元,使得當其他狀態單元不個發時脈觸發而更新對應之狀態輸出時,該等狀態單元不會受觸發而改變對應之狀態輸出。

英文發明摘要 (發明之名稱:State Machine, Counter And Related Method For Gating Redundant Triggering Clocks According To Initial State)

A state machine, a counter and related method for gating redundant triggering clocks according to the initial states. The state machine includes a plurality of state units and a clock gating circuit. Each of the state unit is triggered by a clock to generate a corresponding varying state, and the clock gating circuit is capable of selectively stopping providing a triggering clock to at least one state unit according only to an initial state, such that the selected state





四、中文發明摘要 (發明之名稱:根據初始狀態閘除多餘之時脈觸發以減少功率消耗之狀態機、計數器及相關方法)

英文發明摘要 (發明之名稱:State Machine, Counter And Related Method For Gating Redundant Triggering Clocks According To Initial State)

unit(s) will not be triggered by the triggering clock while the rest of the state units are triggered by the triggering clock to update their corresponding states.



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

#### 五、發明說明 (1)

## 發明之領域:

本發明係提供一種計數器、狀態機與相關方法,尤指一種具有複數個狀態單元、並能根據一初始狀態而選擇性地停止將時脈提供至狀態不會變化之狀態單元以節省功率消耗之計數器、狀態機與相關方法。

## 背景說明:

各式各樣的微處理機系統,已成為現代資訊裝置中不 可或缺的基礎;一個基本的應用積體電路(ASIC)就可視為 一基本的微處理機系統,而架構完整的電子產品,如手 機、個人數位助理器 (PDA)或是個人電腦,更是組合了許 多微處理機系統,以組織出多樣的數據處理功能。在微處 理機系統中,常要以時脈觸發之序向(sequential)控制的 方式,來協調微處理機系統中各個不同構築方塊在不同的 時間發揮特定的功用,以完成整個微處理機系統特定的功 能。舉例來說,若一微處理機系統要完成某功能時, 由該微處理機系統中的甲電路處理資料,再傳至乙電路 由乙電路繼續完成後續的資料處理。此時微處理機系統就 可利用序向控制的方式,先觸發甲電路開始處理資料 循序觸發甲電路將處理完之資料傳輸至乙電路,接者再觸 發乙電路接收資料、開始進一步處理資料等等。 藉由序向 控制之觸發,就能協調微處理機系統中各個構築方塊先後





#### 五、發明說明(2)

運作的順序,完成微處理機系統應盡之功能。

在各個狀態單元 12中,序向邏輯電路 14通常為一正反器 (flip-flop),其設有一用來接收輸入資料的輸入埠D0、一用來輸出狀態位元的輸出埠 Q0、一設定埠 S0及一時脈端 T0。序向邏輯電路 14能由時脈端 T0接受時脈 CLK O的觸發,在時脈 CLK O的每個週期中由其輸入埠 D0接收輸入資料,並由其輸出埠 Q0輸出更新後的狀態位元 18。序向邏輯





#### 五、發明說明 (3)

電路 14的運作特性,是當其在 CLK 0的某一運動輸出 D0 接触 f L 18時,是當斯後 CLK 0的某一運動輸出 D0 接触 f L 18的 是 f L 18的 是 f L 18的 是 f L 18的 是 f L 14的 的 l 14的 l 14的





## 五、發明說明(4)

只要設計各狀態單元 12中的組合邏輯電路,就能使狀態機10在時脈 CLK 0的觸發下,依照特定的順序更新狀態 20之內容。

在微處理機系統中,計數器(counter)可說是狀態機 的一種特例。請參考圖二。圖二為一習知之倒數 (counting down)二元 (binary)計數器 30的功能方塊示意 圖。在圖二的示意例中,計數器30設有複數個狀態單元 (圖二中繪出四個做為代表) 31及一輔助電路 35,而此四 個狀態單元即分別用來產生位元 B1至 B4,並形成計數器 30 的狀態 36(也就是計數器 30的計數值);換句話說,位元 B1至 B4就分別是計數器 30中各狀態單元 31的狀態位元。而 輔助電路35則能在接收一初始值致能訊號EN1後,根據初 始狀態 34設定各狀態單元對應狀態位元的初始值,並在接 收一計數致能訊號 EN2後,將一作為觸發時脈的時脈 CLK統 一傳輸至各個狀態單元31。在各狀態單元31中,正反器32 作為各狀態單元的序向邏輯電路,及閘(AND gate)37則組 合出各個狀態單元31中的相異組合邏輯電路。其中正反器 32可以是 T正反器,輸入端 T為其輸入埠,分別用來輸出兩 互為反相之位元的輸出端 Q、Q'则為其輸出埠;設定端 S為 其設定埠,用來接收輔助電路35的初始狀態設定,以設定 各序向邏輯電路的對應狀態位元之初始值;而時脈端CK則 用來接收時脈CLK的觸發。





## 五、發明說明 (5)

當一微處理機系統要使用習知之計數器 30來計數時,會在計數開始之前先以初始值載入致能訊號 EN1來觸發輔助電路 35,以根據初始狀態 34設定各狀態單元 31對應狀態位元的初始值;要開始計數時,就會以計數致能訊號 EN2 觸發輔助電路 35將時脈 CLK統一傳輸至各狀態單元 31,計數器 30就會根據時脈 CLK之觸發開始計數了。

請參考圖三(並同時參考圖二)。在計數器 30中,經由各狀態單元中組合邏輯電路之設計,計數器 30之狀態 36隨時脈 CLK之觸發而依序改變的情形,即示於圖三。圖三之縱軸即為時間;波形 38則是時脈 CLK隨時間變化的波形(波形 38之橫軸即為波形之大小)。如圖三所示,時脈CLK中具有複數個週期的脈衝,每一週期之時間長短為時段 T;隨著時脈 CLK中的週期 T1、 T2、 T3等等之觸發,由位元 B1至 B4組合出的狀態 36,也會由「1 1 1 1」、「1 1 1 0」、「1 1 0 1」等等依序變化,就如圖三中所示。換句話說,若把狀態 36當作是計數器 30的計數值,圖三中的狀態 36就會由「1 1 1 1」開始倒數,直到「0 0 0 0」。

計數器在微處理機及電腦系統中有很廣泛的用途。舉例來說,參照圖二、圖三的計數器 30, 若微處理機中的某一第一構築方塊要每隔一段特定的時間 (譬如說是 16個時脈週期的時間)就發出一特殊的指令給另一個第二構築方塊,第一構築方塊就可以設定計數器 30由某個初始之計數





#### 五、發明說明 (6)



.:



五、發明說明 (7)

「0011」、「0010」、「0001」同樣地也是倒數至「0000」,此時第一構築方塊就能由計數值回到「000」而知道已經傳輸了4筆資料。而一般的狀態機也能達成類似的功能。

不過,在以上述的方式來彈性地運用計數器時,某些 狀態單元會一直維持相同的狀態而不改變。舉例來說,在 圖四的例子中,當計數器30被用來數出8時(就是8個週期 脈衝) ,用來產生位元 B 4的狀態單元就一直不會改變其狀 態輸出,使得位元 B4一直為「 O」。同理,若只要用計數 器 30來數出 4,就只有位元 B2、B1對應的狀態單元會運作 而更新位元 B2、 B1之值,位元 B4、 B3對應的狀態單元並不 會隨時脈的觸發而改變位元 B4、 B3的值。更進一步地,若 要增加計數器的使用彈性,可增加計數器中計數單元的個 數,使得計數器的狀態(也就是計數值)能具有更多的狀 態位元。舉例來說,一個具有8位元的計數器,在由「11 11111」倒數至「000000」的過程中會經 過 256個時脈週期,而該計數器使用的彈性也會更大,可 經由對初始狀態的控制數出1到256中任何一個數目。不 過,同樣地,在以8位元計數器來數出少於256之數目時, 該計數器中也會有狀態不改變的狀態單元;要數出的數目 越小,狀態不改變的狀態單元也會越多。若是以8位元計 數器用來數出 8時,就會有 5個狀態單元不會改變狀態;用 來數出 4時,則會有 6個狀態單元不會改變狀態。同理,在





## 五、發明說明 (8)

彈性運用狀態機時,也會發生類似的情況;也就是說,有某些狀態單元之狀態輸出會維持不變。

不過,如圖一或圖二中所示,因為狀態機或計數器中 的各個狀態單元都要同步協調運作,所以習知技術中各狀 態單元都會統一由一時脈觸發;即使有某一狀態單元不會 改變狀態,該時脈還是要驅動該狀態單元。一般來說,在 現行技術下,狀態單元都是以互補金氧半電晶體 (CMOS)來 實際實現,像是狀態單元中會接收時脈觸發的序向邏輯電 路,也都是由互補金氧半電晶體實現的。請參考圖五。圖 五為一典型互補金氧半電晶體所實現的邏輯閘 40。邏輯閘 40以偏壓源 V d及地端 G作為直流偏壓,其中 n型金氧半電晶 體 M1、 M2的 閘極分別電連於節點 N1、 N2, p型金氧半電晶 體 M3、 M4的 閘極亦分別電連於節點 N1、 N2,以分別接受位 元 A及 位 元 B之 輸 入 ; 輸 出 之 位 元 C則 由 節 點 N 3取 出 , 以 實 現一反及閘 (NAND)的功能。當輸入之位元 A為一在數位 「 0」、「 1」交替的時脈,而位元 B為固定之數位「 0」 時,輸出之位元C不會隨位元A之改變而改變,並會一直維 持於數位「1」。在這種情況下,雖然邏輯閘40輸出之位 元 C不會改變,但驅動位元 A在數位「1」、「0」(也就是 高低位準間)間互換時,還是要消耗功率。由於金氧半電 晶體之閘極等效上可視為一個電容,當要將位元A要由數 位「0」提升為數位「1」時,就要消耗能量來對電晶體 M1、 M3的 閘極充電;當要將位元 A由數位「1」拉低至數位





#### 五、發明說明 (9)

「 0」時,同樣地也要消耗能量來對電晶體 M1、 M3的 閘極放電。換句話說,即使一狀態單元的狀態輸出不隨時脈的觸發而改變,但是由邏輯閘組成的狀態單元還是會消耗時脈的驅動能量。

## 發明概述:

因此,本發明之主要目的在於提供一能依據初始狀態判斷有哪些狀態單元不會改變狀態並停止供應時脈至這些狀態單元的狀態機及相關應用、方法,以克服習知技術之缺點。

在習知的狀態機或計數器中,各個用來產生遞變狀態的狀態單元會統一以一時脈觸發;即使在狀態遞變的過程





## 五、發明說明 (10)

中某些狀態單元會一直維持同樣的狀態輸出,時脈還是要耗費功率來驅動這些狀態單元。因此習知技術之狀態機或計數器無法避免這些狀態單元消耗功率帶來的負面影響,包括浪費能量、增加系統驅動時脈的負擔等等。

而在本發明之狀態機或計數器中,則另設有一時脈閘除電路,能依據初始狀態來判斷在後續狀態遞變的過程中有哪些狀態單元之狀態輸出會維持不變,並停止將時脈傳輸至這些狀態單元,使得時脈不需驅動這些狀態輸出不會改變的狀態單元,以減少系統驅動時脈的負擔及能量消耗。

## 發明之詳細說明:





#### 五、發明說明(11)

設定埠 S1傳入的初始狀態 62, 序向邏輯電路 54就能設定狀態 位元 58的初始值。

本發明與習知狀態機最主要的不同處,在於本發明中 增設有一時脈閘除電路 66, 用來依據初始狀態 62判斷在 52 態 60由初始狀態 62開始遞變的過程中,有鄉些狀態單元 52 之狀態輸出會維持不變。找出狀態輸出維持不變的狀態單元 近後, 時脈閘除電路 66就會停止提供時脈到這些狀態單元 52, 以減少時脈的功率消耗。當然,對於狀態電過 的狀態單元,時脈閘除電路 66還是會統一以一時脈 CLK1來 當作觸發時脈,以觸發各狀態單元之狀態輸出隨時間遞 變。

請參考圖七。為具體說明本發明之實施情形,現以本發明之精神實施於一 4位元倒數二元計數器時之相關配置來進一步描述本發明之實施方法;圖出數器 30的配置,數學 30的配置,如此數學 30的配置,如此數學 30的配置,如此數學 30的配置,如此數學 30的配置,如此數學 30的配置,如此數學 30的計數 20的計數 20的計數





## 五、發明說明 (12)

發明之重點,圖七中各狀態單元 71僅繪出一對應的設定端 St及一時脈端 TK,各狀態單元 71可依據設定端 St輸入之時 BB 大態單元 71可依據設定端 St輸入之時 BB 大態輸出的初始值,並由時脈端 TK輸入之時脈 BB 不使對應狀態輸出隨時間遞變。此外,計數器 70中也設有一輔助電路 75,用來接收一初始值載入致能訊號 EN3之觸發而根據一初始狀態 74來設定各狀態單元狀態輸出的初始值。對應於由位元 D1至 D4所組合出來的狀態 76,初始狀態 74也是由四個位元 D1 i至 D4 i所形成。而位元 D1 i至 D4 i

本發明之計數器 70與圖二中習知計數器 30最重要的相異處,在於本發明之計數器 70另設有一時脈關除電路 80。時脈關除電路 80可將一時脈 CLK2選擇性地供應至特定的狀態單元 71。在本實施例中,時脈關除電路 80設有及關 (AND gate)A1至 A5、或閘 (OR gate)O1至 O3以及一鎖定 (latch)電路 76。其中及閘 A1至 A4分別電連於用來產生位元 D1至 D4的四個狀態單元之時脈端 TK;換句話說,及閘 A1至 A4及運算 (AND operation)的結果就分別是各狀態單元 71的觸發時脈。及閘 A5則用來依據一計數致能訊號 EN4的觸發而將時脈 CLK2導入至時脈閘除電路 80。當輔助電路 74受初始值載入致能訊號 EN3之觸發而設定各狀態單元 71之初始值時,也同樣會觸發鎖定電路 76將初始狀態 74的各個位元D1i至 D4i储存鎖定至鎖定電路 76中的位元 D1i至 D4i





#### 五、發明說明 (13)

來選擇性地將時脈 CLK 2提供至某些狀態單元 71。舉例來 說,當計數器70用來數出8時,初始狀態74會是「011 1」 (即圖四中所示的情形);换句話說,位元 D4i至 D1i 分別是數位的「0」、「1」、「1」、「1」。此時或閘01 至 03的 輸出分別是「1」、「1」、「1」。等到計數致能 訊號 EN4由數位「0」轉變為「1」而觸發計數器 70開始計 數時,時脈 CLK 2就會由及閘 A 5傳輸至及閘 A 1,並分別由及 閘 A1、 A2、 A3將 時 脈 CLK2供 應 至 位 元 D1、 D2及 D3對 應 的 狀 態單元。至於對應於位元 D4、狀態在倒數過程中一直不會 改變的狀態單元,由於及閘 A4一輸入端為位元 D4i的數位 「 0」,所以及閘 A 4就會將時脈 CLK 2閘除,不會將其傳輸 至位元 D4對應的狀態單元,使得該狀態單元不會受到時脈 觸發,並使位元 D4能一直維持初始值(也就是位元 D4 i之 值)。這樣一來,時脈 CLK 2就不會因為要驅動位元 D4對應 狀態單元而多消耗功率,計數器70也還是能正常地依據圖 四中的狀態遞變而由初始狀態「0111」倒數至「000 ۰ ر 0

同理,若計數器 70要由「0011」倒數至「00000」而數出 4,則時脈閘除電路 80中的或閘 03至 01的或運算結果分別是數位「0」、「1」、「1」,使得時脈 CLK2僅會由及閘 A2與 A1傳輸至位元 D2、 D1對應的狀態單元;而及閘 A3的輸出則為數位「0」,及閘 A4的兩輸入端都是數位「0」,故時脈 CLK2就不需觸發位元 D3、 D4分別對應的兩





五、發明說明(14)

個狀態單元。計數器 70也能由初始狀態「0011」隨時脈之觸發而遞變為「0010」、「0001」最後數至「0000」。

請參考圖八。圖八為本發明之精神運用於一N位元倒 數二元計數器 90時,其時脈閘除電路 94主要相關配置之示 意圖。計數器 90中具有複數個狀態單元 U(N)、 U(N-1)、等 等至 U(n)、 U(1); 分別用來產生位元 D(N)、 D(N-1)等等至 D(n)、D(1)等之狀態輸出,並由這些位元形成計數器 90的 狀態 92。為凸顯時脈閘除電路 94的基本設計精神,在此一 般化的情形中,各狀態單元僅繪出對應的時脈端TK,用來 接收時脈之觸發;用來設定各狀態位元初始值之輔助電路 則予以省略。而時脈閘除電路 94中設有及閘 A(N)、 A(N-1) 至 A(n)、 A(1)、 A(0), 以及或閘 O(N-1)、 O(n)等等至 0(1);鎖定電路 96則用來配合初始值載入致能訊號 EN5之 觸發而儲存各狀態單元對應位元之初始值,也就是位元 Di(N)、Di(N-1)等等至 Di(n)、Di(1)。及 閘 A(0)配合計數 致能訊號 EN6將一時脈 CLK3引入時脈閘除電路 94,及閘 A(N)至 A(1)則 分 別 對 應 於 狀 態 單 元 U(N)至 U(1)。 如 圖 八 中 狀態單元 U(n)一般性配置所顯示的,狀態單元 U(n)之時脈 端 T K 由 及 閘 A ( n )的 輸 出 來 觸 發 , 及 閘 A ( n )的 輸 出 端 也 於 節 點 Na電連於及閘 A(n+1)的一個輸入端;而及閘 A(n)的一輸 入端連接於或閘 O(n)的輸出端,另一輸入端則於節點 Nb連 接於及閘 A(n-1)的輸出端。或閘 O(n)的輸出端另外於節點





## 五、發明說明 (15)

Nd 電 連 於 或 閘 O(n-1)的 一 個 輸 入 端 , 或 閘 O(n)的 兩 個 輸 入 端則分別用來接收位元 Di(n)(也就是位元 D(n)的初始值 ),以及於節點 Nc電連於或閘 O(n+1)的輸出端。當此 N位 元計數器 90m 來數出 2L(2的 L次方)時, Di(1)至 Di(L)為 數位「1」, Di(L+1)至 Di(N)為數位「0」(即以數位 D(n) 為狀態 92最重要位元)。因此,或閘 0(1)至 0(L)或運算的 輸出皆為數位「1」,而其餘或閘 O(L+1)至 O(N-1)皆輸出 數位「 0」。而及閘 A(1)至 A(L)的一個輸入端為數位 「 1」, 就可將時脈 CLK3傳輸至狀態單元 U(1)至 U(L), 以 觸發這些狀態單元更新位元 D(1)至 D(L)。而及閘 A(L+1)一 輸入端會接收及閘 A(L)輸出的時脈,但另一輸入端為數位 「 0」而停止將時脈傳輸至狀態單元 U(L+1)。而及閘 A(L+2)至 A(N)兩輸入端都為數位「0」,當然也不會觸發 狀態單元 U(L+2)至 U(N)。這樣一來,計數器 90就不必觸發 狀態不會改變的狀態單元 U(L+1)至 U(N),而狀態單元 U(L)至 U(1)也就能遞變倒數至各位元皆為數位「0」之狀態 92 以數出 2L。當然,圖七、圖八所顯示的僅為本發明中時脈 **閘除電路一實施例,其他可達同樣功能的電路也可應用於** 本發明之時脈閘除電路,最重要的是能夠達到以初始狀態 來判斷各狀態單元之狀態輸出是否會改變,並正確的將時 脈供應給狀態輸出會改變的狀態單元,並停止供應時脈至 狀態輸出不會改變的狀態單元。

總結來說,在習知計數器或狀態機在使用時,即使有





## 五、發明說明 (16)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



#### 圖式簡單說明

# 圖式之簡單說明:

圖一為一習知狀態機之功能方塊圖。

圖二為一習知計數器之功能方塊圖。

圖三、四為圖二中計數器狀態遞變的時序圖。

圖五為一典型互補金氧半電晶體之電路示意圖。

圖六為本發明中狀態機功能方塊之示意圖。

圖七、圖八為本發明中計數器功能方塊之示意圖。

# 圖式之符號說明

12. 31. 52. 71. U(1)-U(N)

14 > 54

16 56

18, 58

20, 36, 60

22 \ 34 \ 62 \ 74

24

30 . 70 . 90

32

35 \ 75

 $37 \cdot A1 - A4 \cdot A(1) - A(N)$ 

3.8

狀態機

狀態單元

序向邏輯電路

組合邏輯電路

狀態位元

狀態

初始狀態

位元

計數器

正反器

輔助電路

及閘

波形



圖式簡	單說明
	<i>A</i> 0

66 . 80

76

EN1 · EN3 · EN5

EN2 · EN4 · EN6

G

V d

Т

M1 - M4

B1-B4 · A-C · D1-D4 · D1i-D4i · D(1)-D(N) ·

Di(1)-Di(N)

 $01 - 03 \cdot 0(1) - 0(N)$ 

D0 . D1

Q0 . Q1

TO. T1. CK. TK

S0 . S1

Q · Q'

T

CLKO-CLK2 · CLK

S. St

N1-N3 Na-Nd

邏輯閘

時脈閘除電路

鎖定電路

初始值載入致能訊號

計數致能訊號

地端

偏壓源

時 段

電晶體

位元

或。閘

輸入埠

輸出埠

時脈端

設定埠

輸出端

輸入端

時 脈

設定端

節點



1. 一種計數器,其包含有:

複數個狀態單元,各狀態單元用來產生一狀態輸出; 而每一狀態單元具一對應的時脈端,用來接受一具有複數 個脈衝之時脈;

其中當每一狀態單元由對應之時脈端接收一時脈時,該狀態單元可根據一預設之原則以在接收該時脈之不同脈衝時更新其對應之狀態輸出;以及

在Clock gating circuit), 電談 ating circuit), 部 ating ati

- 2. 如申請專利範圍第1項之計數器,其中當該初始值改變時,該時脈閘除電路會於該複數個狀態單元中對應地選擇出不同的第一狀態單元及第二狀態單元。
- 3. 如申請專利範圍第1項之計數器,其中每一狀態單元另有一設定端,用來接受一初始狀態,使得當該狀態單元





由對應之時脈端接收一時脈之觸發時,會先輸出一對應該初始狀態之初始狀態輸出,再依據該預設之原則於接收該時脈之後續脈衝時,更新對應之狀態輸出。

- 4. 如申請專利範圍第 3項之計數器,其中當該時脈閘除電路依據該初始值選擇該第一狀態單元及該第二狀態單元時,該計數器另可根據該初始值由各狀態單元之設定端設定各狀態單元的初始狀態。
- 5. 如申請專利範圍第1項之計數器,其另包含有一鎖定電路,連接於該時脈閘除電路,用來儲存該初始值。
- 6. 如申請專利範圍第1項之計數器,其中各狀態單元包含有一正反器。
- 7. 一種使用於一種計數器的方法,其中該計數器包含有:

複數個狀態單元,各狀態單元用來產生一狀態輸出; 而每一狀態單元具一對應的時脈端,用來接受一具有複數 個脈衝之時脈;

其中每一各狀態單元由對應之時脈端接收一時脈時,該狀態單元可根據一預設之原則以在接收該時脈之不同脈衝時更新其對應之狀態輸出;而該方法包含有:

僅根據一固定的初始值於該複數個狀態單元中選擇出



:

至少一第一狀態單元及至少一第二狀態單元,以將一觸發時脈提供至各第一狀態單元的時脈端,並停止提供該觸發時脈至各第二狀態單元的時脈端,使得當各第一狀態單元依據該觸發時脈之不同脈衝而更新各第一狀態單元之對應狀態輸出時,各第二狀態單元對應之狀態輸出會維持不變。


- 8. 如申請專利範圍第7項之方法,其中當根據該初始值選擇出第一狀態單元及第二狀態單元時,係不會依據各第一狀態單元之狀態輸出變化而將該觸發時脈提供至各第二狀態單元,亦不會停止提供該觸發時脈至各第一狀態單元。
- 9. 如申請專利範圍第7項之方法,其中當根據該初始值選擇出第一狀態單元及第二狀態單元時,係針對不同的初始值,於該複數個狀態單元中對應地選擇出不同的第一狀態單元及第二狀態單元。
- 10. 如申請專利範圍第7項之方法,其中每一狀態單元另有一設定端,用來接受一初始狀態,使得當該狀態單元由對應之時脈端接收一時脈之觸發時,會先輸出一對應該初始狀態之初始狀態輸出,再依據該預設之原則於接收該時脈之後續脈衝時,更新對應之狀態輸出。



. **:** 

- 11. 如申請專利範圍第10項之方法,其另包含有:當依據該初始值選擇該第一狀態單元及該第二狀態單元時,另根據該初始值由各狀態單元之設定端設定各狀態單元的初始狀態。
- 12. 如申請專利範圍第7項之方法,其中該計數器另包含有一鎖定電路,連接於該時脈閘除電路,用來儲存該初始值。
- 13. 如申請專利範圍第7項之方法,其中各狀態單元包含有一正反器。






•

. . . . . . . . . . . .

- ---




:


., 24.73 .. 3


:


: :



圖三









.

.



.



:

.

.

